

**Registres.**

- Chaque registre  $x_n$  possède 64 bits:  $b_{63}b_{62} \cdots b_1b_0$
- Notation:  $x_n\langle i \rangle := b_i$ ,  $x_n\langle i, j \rangle := b_i b_{i-1} \cdots b_j$ ,  $r_n$  réfère au registre  $x_n$  ou  $w_n$
- Chaque sous-registre  $w_n$  possède 32 bits et correspond à  $x_n\langle 31, 0 \rangle$
- Le compteur d'instruction  $pc$  n'est pas accessible
- Conventions:

Registres	Nom	Utilisation
$x_0 - x_7$	—	registres d'arguments et de retour de sous-programmes
$x_8$	$xr$	registre pour retourner l'adresse d'une structure
$x_9 - x_{15}$	—	registres temporaires sauvegardés par l'appelant
$x_{16} - x_{17}$	$ip_0 - ip_1$	registres temporaires intra-procéduraux
$x_{18}$	$pr$	registre temporaire pouvant être réservé par le système
$x_{19} - x_{28}$	—	registres temporaires sauvegardés par l'appelé
$x_{29}$	$fp$	pointeur vers l'ancien sommet de pile ( <i>frame pointer</i> )
$x_{30}$	$lr$	registre d'adresse de retour ( <i>link register</i> )
$x_{31}$	$sp$	registre contenant la valeur 0, ou pointeur de pile ( <i>stack pointer</i> )

**Arithmétique (entiers).**

- Les codes de condition sont modifiés par **cmp**, **adds**, **adcs**, **subs**, **sbc** et **negs**
- À cette différence près, **adds**, **adcs**, **subs**, **sbc** et **negs** se comportent respectivement comme **add**, **adc**, **sub**, **sbc** et **neg**
- Instructions, où  $i$  est une valeur immédiate de 12 bits et  $j$  est une valeur immédiate de 6 bits:

Code d'op.	Syntaxe	Effet	Exemple
<b>cmp</b>	<b>cmp</b> rd, rm	$r_d \leftarrow r_n$ et $r_m$	<b>cmp</b> x19, x21
	<b>cmp</b> rd, i	compare $r_d$ et $i$	<b>cmp</b> x19, 42
	<b>cmp</b> rd, rm, decal j	compare $r_d$ et $r_m$ <i>decal j</i>	<b>cmp</b> x19, x21, <b>lsl</b> 1
<b>add</b>	<b>add</b> rd, rn, rm	$r_d \leftarrow r_n + r_m$	<b>add</b> x19, x20, x21
	<b>add</b> rd, rn, i	$r_d \leftarrow r_n + i$	<b>add</b> x19, x20, 42
	<b>add</b> rd, rn, rm, decal j	$r_d \leftarrow r_n + (r_m \text{ decal } j)$	<b>add</b> x19, x20, x21, <b>lsl</b> 1
<b>adc</b>	<b>adc</b> rd, rn, rm	$r_d \leftarrow r_n + r_m + C$	<b>adc</b> x19, x20, x21
<b>sub</b>	<b>sub</b> rd, rn, rm	$r_d \leftarrow r_n - r_m$	<b>sub</b> x19, x20, x21
	<b>sub</b> rd, rn, i	$r_d \leftarrow r_n - i$	<b>sub</b> x19, x20, 42
	<b>sub</b> rd, rn, rm, decal j	$r_d \leftarrow r_n - (r_m \text{ decal } j)$	<b>sub</b> x19, x20, x21, <b>lsl</b> 1
<b>sbc</b>	<b>sbc</b> rd, rn, rm	$r_d \leftarrow r_n - r_m - 1 + C$	<b>sbc</b> x19, x20, x21
<b>neg</b>	<b>neg</b> rd, rm	$r_d \leftarrow -r_m$	<b>neg</b> x19, x21
	<b>neg</b> rd, rm, decal j	$r_d \leftarrow -(r_m \text{ decal } j)$	<b>neg</b> x19, x21, <b>lsl</b> 1
<b>mul</b>	<b>mul</b> rd, rn, rm	$r_d \leftarrow r_n \cdot r_m$	<b>mul</b> x19, x20, x21
<b>udiv</b>	<b>udiv</b> rd, rn, rm	$r_d \leftarrow r_n \div r_m$ (non signé)	<b>udiv</b> x19, x20, x21
<b>sdiv</b>	<b>sdiv</b> rd, rn, rm	$r_d \leftarrow r_n \div r_m$ (signé)	<b>sdiv</b> x19, x20, x21
<b>madd</b>	<b>madd</b> rd, rn, rm, ra	$r_d \leftarrow r_a + (r_n \cdot r_m)$	<b>madd</b> x19, x20, x21, x22
<b>msub</b>	<b>msub</b> rd, rn, rm, ra	$r_d \leftarrow r_a - (r_n \cdot r_m)$	<b>msub</b> x19, x20, x21, x22

## Accès mémoire.

- **ldrsw**, **ldrsh** et **ldrsb** se comportent respectivement comme **ldr** (4 octets), **ldrh** et **ldrb** à l'exception du fait qu'ils effectuent un chargement dans  $x_d$  où les bits excédentaires sont le bit de signe de la donnée chargée, plutôt que des zéros
- Instructions, où  $a$  est une adresse et  $\text{mem}_b[a]$  réfère aux  $b$  octets à l'adresse  $a$  de la mémoire principale:

Code d'op.	Syntaxe	Effet	Exemple
<b>mov</b>	<b>mov</b> rd, rm <b>mov</b> rd, i	$r_d \leftarrow r_m$ $r_d \leftarrow i$	<b>mov</b> x19, x21 <b>mov</b> x19, 42
<b>ldr</b>	<b>ldr</b> xd, a <b>ldr</b> wd, a	charge 8 octets: $x_d \langle 63, 0 \rangle \leftarrow \text{mem}_8[a]$ charge 4 octets: $x_d \langle 31, 0 \rangle \leftarrow \text{mem}_4[a]$ ; $x_d \langle 63, 32 \rangle \leftarrow 0$	<b>ldr</b> x19, [x20] <b>ldr</b> w19, [x20]
<b>ldrh</b>	<b>ldrh</b> wd, a	charge 2 octets: $x_d \langle 15, 0 \rangle \leftarrow \text{mem}_2[a]$ ; $x_d \langle 63, 16 \rangle \leftarrow 0$	<b>ldrh</b> w19, [x20]
<b>ldrb</b>	<b>ldrb</b> wd, a	charge 1 octet: $x_d \langle 7, 0 \rangle \leftarrow \text{mem}_1[a]$ ; $x_d \langle 63, 8 \rangle \leftarrow 0$	<b>ldrb</b> w19, [x20]
<b>str</b>	<b>str</b> xd, a <b>str</b> wd, a	stocke 8 octets: $\text{mem}_8[a] \leftarrow x_d \langle 63, 0 \rangle$ stocke 4 octets: $\text{mem}_4[a] \leftarrow x_d \langle 31, 0 \rangle$	<b>str</b> x19, [x20] <b>str</b> w19, [x20]
<b>strh</b>	<b>strh</b> wd, a	stocke 2 octets: $\text{mem}_2[a] \leftarrow x_d \langle 15, 0 \rangle$	<b>str</b> w19, [x20]
<b>strb</b>	<b>strb</b> wd, a	stocke 1 octet: $\text{mem}_1[a] \leftarrow x_d \langle 7, 0 \rangle$	<b>strb</b> w19, [x20]
<b>ldp</b>	<b>ldp</b> xd, xn, a	charge 16 octets: $x_d \langle 63, 0 \rangle \leftarrow \text{mem}_8[a]$ , $x_n \langle 63, 0 \rangle \leftarrow \text{mem}_8[a+8]$	<b>ldp</b> x19, x20, [sp]
<b>stp</b>	<b>stp</b> xd, xn, a	stocke 16 octets: $\text{mem}_8[a] \leftarrow x_d \langle 63, 0 \rangle$ , $\text{mem}_8[a+8] \leftarrow x_n \langle 63, 0 \rangle$	<b>stp</b> x19, x20, [sp]

## Conditions de branchement.

- Codes de condition: N (négatif), Z (zéro), C (report), V (débordement)
- C indique aussi l'absence d'emprunt lors d'une soustraction
- Conditions de branchement:

Entiers non signés			Entiers signés		
Code	Signification	Codes de condition	Code	Signification	Codes de condition
<b>eq</b>	=	Z	<b>eq</b>	=	Z
<b>ne</b>	≠	¬Z	<b>ne</b>	≠	¬Z
<b>hs</b>	≥	C	<b>ge</b>	≥	N = V
<b>hi</b>	>	C ∧ ¬Z	<b>gt</b>	>	¬Z ∧ (N = V)
<b>ls</b>	≤	¬C ∨ Z	<b>le</b>	≤	Z ∨ (N ≠ V)
<b>lo</b>	<	¬C	<b>lt</b>	<	N ≠ V
			<b>vs</b>	débordement	V
			<b>vc</b>	pas de débordement	¬V
			<b>mi</b>	négatif	N
			<b>pl</b>	non négatif	¬N

## Branchement.

- Instructions de branchement, où  $j$  est une valeur immédiate de 6 bits:

Code d'op.	Syntaxe	Effet	Exemple
<b>b.</b>	<b>b.cond</b> etiq	branche à <b>etiq</b> : si <i>cond</i>	<b>b.eq</b> main100
<b>b</b>	<b>b</b> etiq	branche à <b>etiq</b> :	<b>b</b> main100
<b>cbz</b>	<b>cbz</b> rd, etiq	branche à <b>etiq</b> : si $r_d = 0$	<b>cbz</b> x19 main100
<b>cbnz</b>	<b>cbnz</b> rd, etiq	branche à <b>etiq</b> : si $r_d \neq 0$	<b>cbnz</b> x19 main100
<b>tbz</b>	<b>tbz</b> rd, j, etiq	branche à <b>etiq</b> : si $r_d \langle j \rangle = 0$	<b>tbz</b> x19, 1, main100
<b>tbnz</b>	<b>tbnz</b> rd, j, etiq	branche à <b>etiq</b> : si $r_d \langle j \rangle \neq 0$	<b>tbnz</b> x19, 1, main100
<b>bl</b>	<b>bl</b> etiq	branche à <b>etiq</b> : et $x_{30} \leftarrow \text{pc} + 4$	<b>bl</b> printf
<b>blr</b>	<b>blr</b> xd	branche à $x_d$ et $x_{30} \leftarrow \text{pc} + 4$	<b>blr</b> x20
<b>br</b>	<b>br</b> xd	branche à $x_d$	<b>br</b> x20
<b>ret</b>	<b>ret</b>	branche à $x_{30}$ (retour de sous-prog.)	<b>ret</b>

## Adressage.

— Modes d'adressages, où  $k$  est une valeur immédiate de 7 bits:

Nom	Syntaxe	Adresse	Effet	Exemple
adresse d'une étiquette	<b>adr</b> xd, etiq	—	$x_d \leftarrow$ adresse de <b>etiq</b> :	<b>adr</b> x19, main100
indirect par registre	[xd]	$x_d$	—	[x20]
indirect par registre indexé	[xd, xn]	$x_d + x_n$	—	[x20, x21]
	[xd, k]	$x_d + k$	—	[x20, 1]
	[xd, xn, decal k]	$x_d + (x_n \text{ decal } k)$	—	[x20, x21, <b>lsl</b> 1]
ind. par reg. indexé pré-inc.	[xd, k]!	$x_d + k$	$x_d \leftarrow x_d + k$ avant calcul	[x20, 1]!
ind. par reg. indexé post-inc.	[xd], k	$x_d$	$x_d \leftarrow x_d + k$ après calcul	[x20], 1
relatif	etiq	adresse de etiq	—	main100

## Autres instructions.

Code d'op.	Syntaxe	Effet	Exemple
<b>csel</b>	<b>csel</b> rd, rn, rm, cond	si <i>cond</i> : $r_d \leftarrow r_n$ , sinon: $r_d \leftarrow r_m$	<b>csel</b> x19, x20, x21, <b>eq</b>

## Logique et manipulation de bits.

— Les instructions **lsl**, **lsr**, **asr** et **ror** possèdent également une variante de 32 bits utilisant les registres  $w_d$ ,  $w_n$  et  $w_m$  (dans ce cas, les 32 bits de poids fort sont mis à 0)

— Instructions, où  $i$  est une valeur immédiate de 12 bits et  $j$  est une valeur immédiate de 6 bits:

Code d'op.	Syntaxe	Effet	Exemple
<b>mvn</b>	<b>mvn</b> rd, rn	$r_d \leftarrow \neg r_n$	<b>mvn</b> x19, x20
<b>and</b>	<b>and</b> rd, rn, rm	$r_d \leftarrow r_n \wedge r_m$	<b>and</b> x19, x20, x21
	<b>and</b> rd, rn, i	$r_d \leftarrow r_n \wedge i$	<b>and</b> x19, x20, 4
	<b>and</b> rd, rn, rm, decal j	$r_d \leftarrow r_n \wedge (r_m \text{ decal } j)$	<b>and</b> x19, x20, x21, <b>lsl</b> 1
<b>orr</b>	<b>orr</b> rd, rn, rm	$r_d \leftarrow r_n \vee r_m$	<b>orr</b> x19, x20, x21
	<b>orr</b> rd, rn, i	$r_d \leftarrow r_n \vee i$	<b>orr</b> x19, x20, 4
	<b>orr</b> rd, rn, rm, decal j	$r_d \leftarrow r_n \vee (r_m \text{ decal } j)$	<b>orr</b> x19, x20, x21, <b>lsl</b> 1
<b>eor</b>	<b>eor</b> rd, rn, rm	$r_d \leftarrow r_n \oplus r_m$	<b>eor</b> x19, x20, x21
	<b>eor</b> rd, rn, i	$r_d \leftarrow r_n \oplus i$	<b>eor</b> x19, x20, 4
	<b>eor</b> rd, rn, rm, decal j	$r_d \leftarrow r_n \oplus (r_m \text{ decal } j)$	<b>eor</b> x19, x20, x21, <b>lsl</b> 1
<b>bic</b>	<b>bic</b> rd, rn, rm	$r_d \leftarrow r_n \wedge \neg r_m$	<b>bic</b> x19, x20, x21
	<b>bic</b> rd, rn, i	$r_d \leftarrow r_n \wedge \neg i$	<b>bic</b> x19, x20, 4
	<b>bic</b> rd, rn, rm, decal j	$r_d \leftarrow r_n \wedge \neg (r_m \text{ decal } j)$	<b>bic</b> x19, x20, x21, <b>lsl</b> 1
<b>lsl</b>	<b>lsl</b> xd, xn, j	décalage de $j$ bits vers la gauche: $x_d \langle 63, j \rangle \leftarrow x_n \langle 63 - j, 0 \rangle$ ; $x_d \langle j - 1, 0 \rangle \leftarrow 0$	<b>lsl</b> x19, x20, 1
<b>lsr</b>	<b>lsr</b> xd, xn, j	décalage de $j$ bits vers la droite: $x_d \langle 63 - j, 0 \rangle \leftarrow x_n \langle 63, j \rangle$ ; $x_d \langle 63, 64 - j \rangle \leftarrow 0$	<b>lsr</b> x19, x20, 1
<b>asr</b>	<b>asr</b> xd, xn, j	décalage arithmétique de $j$ bits vers la droite: $x_d \langle 63 - j, 0 \rangle \leftarrow x_n \langle 63, j \rangle$ ; $x_d \langle 63, 64 - j \rangle \leftarrow x_n \langle 63 \rangle$	<b>asr</b> x19, x20, 1
<b>ror</b>	<b>ror</b> xd, xn, j	décalage circulaire de $j$ bits vers la droite: $x_d \leftarrow x_n \langle j - 1, 0 \rangle x_n \langle 63, j \rangle$	<b>ror</b> x19, xn, 1

## Registres (nombres en virgule flottante).

- Possède 32 registres double précision (64 bits) de la forme  $d_n$
- Chaque registre  $d_n$  possède un sous-registre simple précision (32 bits)  $s_n$
- $v_n$  réfère au registre  $d_n$  ou  $s_n$
- Conventions:

Registres	Utilisation
$d_0 - d_7$	registres d'arguments et de retour de sous-programmes
$d_8 - d_{15}$	registres sauvegardés par l'appelé
$d_{16} - d_{31}$	registres sauvegardés par l'appelant

## Manipulation et arithmétique (nombres en virgule flottante).

- Les conditions de branchement sont les mêmes que pour les entiers et sont déterminées à partir de codes de condition mis à jour par **fcmp**

Code d'op.	Syntaxe	Effet	Exemple
<b>ldr</b>	<b>ldr</b> $d_n, a$	charge un nombre en virgule flottante double précision de l'adresse $a$ vers $d_n$ (8 octets)	<b>ldr</b> $d8, [x19]$
	<b>ldr</b> $s_n, a$	charge un nombre en virgule flottante simple précision de l'adresse $a$ vers $s_n$ (4 octets)	<b>ldr</b> $s8, [x19]$
<b>str</b>	<b>str</b> $d_n, a$	stocke un nombre en virgule flottante double précision de $d_n$ vers l'adresse $a$ (8 octets)	<b>str</b> $d8, [x19]$
	<b>str</b> $s_n, a$	stocke un nombre en virgule flottante simple précision de $s_n$ vers l'adresse $a$ (4 octets)	<b>str</b> $s8, [x19]$
<b>fmov</b>	<b>fmov</b> $v_d, v_m$	$v_d \leftarrow v_m$	<b>fmov</b> $d8, d9$
	<b>fmov</b> $v_d, i$	$v_d \leftarrow i$	<b>fmov</b> $d8, 1.5$
<b>fcmp</b>	<b>fcmp</b> $v_d, v_m$	compare $v_d$ et $v_m$	<b>fcmp</b> $d8, d9$
	<b>fcmp</b> $v_d, i$	compare $v_d$ et $i$	<b>fcmp</b> $d8, 0.0$
<b>fadd</b>	<b>fadd</b> $v_d, v_n, v_m$	$v_d \leftarrow v_n + v_m$	<b>fadd</b> $d8, d9, d10$
<b>fsub</b>	<b>fsub</b> $v_d, v_n, v_m$	$v_d \leftarrow v_n - v_m$	<b>fsub</b> $d8, d9, d10$
<b>fmul</b>	<b>fmul</b> $v_d, v_n, v_m$	$v_d \leftarrow v_n \cdot v_m$	<b>fmul</b> $d8, d9, d10$
<b>fdiv</b>	<b>fdiv</b> $v_d, v_n, v_m$	$v_d \leftarrow v_n / v_m$	<b>fdiv</b> $d8, d9, d10$
<b>fsqrt</b>	<b>fsqrt</b> $v_d, v_n$	$v_d \leftarrow \sqrt{v_n}$	<b>fsqrt</b> $d8, d9$
<b>fabs</b>	<b>fabs</b> $v_d, v_n$	$v_d \leftarrow  v_n $	<b>fabs</b> $d8, d9$
<b>ucvtf</b>	<b>ucvtf</b> $v_d, r_n$	convertit l'entier non signé dans $r_n$ vers un nombre en virgule flottante dans $v_d$ (selon le mode d'approximation configuré dans le registre de contrôle FPCR)	<b>ucvtf</b> $d8, x19$ <b>ucvtf</b> $d8, w19$ <b>ucvtf</b> $s8, x19$ <b>ucvtf</b> $s8, w19$
<b>scvtf</b>	<b>scvtf</b> $v_d, r_n$	convertit l'entier signé dans $r_n$ vers un nombre en virgule flottante dans $v_d$ (selon le mode d'approximation configuré dans le registre de contrôle FPCR)	<b>scvtf</b> $d8, x19$ <b>scvtf</b> $d8, w19$ <b>scvtf</b> $s8, x19$ <b>scvtf</b> $s8, w19$
<b>fcvt</b>	<b>fcvt</b> $v_d, v_n$	convertit le nombre en virgule flottante dans $v_n$ vers un nombre en virgule flottante d'une autre précision dans $v_d$	<b>fcvt</b> $d8, s9$

## Appels système.

- $x_8$ : code numérique du service
- $x_0$  à  $x_5$ : arguments
- `svc 0`: appel du service

## Données statiques.

Segments de données		Données	
Pseudo-instruction	Contenu		
<code>.section ".text"</code>	instructions	<code>.align</code> $k$	donnée suivante stockée à une adresse divisible par $k$
<code>.section ".rodata"</code>	données en lecture seule	<code>.skip</code> $k$	réserve $k$ octets
<code>.section ".data"</code>	données initialisées	<code>.ascii</code> $s$	chaîne de caractères initialisée à $s$
<code>.section ".bss"</code>	données non-initialisées	<code>.asciz</code> $s$	chaîne de caractères initialisée à $s$ suivi du carac. nul
		<code>.byte</code> $v$	octet initialisé à $v$
		<code>.hword</code> $v$	demi-mot initialisé à $v$
		<code>.word</code> $v$	mot initialisé à $v$
		<code>.xword</code> $v$	double mot initialisé à $v$
		<code>.single</code> $f$	nombre en virg. flottante simple précision initialisé à $f$
		<code>.double</code> $f$	nombre en virg. flottante double précision initialisé à $f$

## Entrées/sorties (haut niveau).

- Affichage: `printf(&format, val1, val2, ...)`
- Lecture: `scanf(&format, &var1, &var2, ...)`
- Spécificateurs de format:

Famille	Format	Type
Nombres sur 64 bits	<code>%ld</code>	entier décimal signé
	<code>%lu</code>	entier décimal non signé
	<code>%lX</code>	entier hexadécimal non signé
	<code>%lf</code>	nombre en virgule flottante
Nombres sur 32 bits	<code>%d</code>	entier décimal signé
	<code>%u</code>	entier décimal non signé
	<code>%X</code>	entier hexadécimal non signé
Nombres sur 16 bits	<code>%f</code>	nombre en virgule flottante
	<code>%hd</code>	entier décimal signé
	<code>%hu</code>	entier décimal non signé
Caractères	<code>%hX</code>	entier hexadécimal non signé
	<code>%c</code>	caractère (1 octet)
	<code>%s</code>	chaîne de caractères

## Débogage avec GDB.

Commande	Effet
<b>Commandes de base</b>	
<code>gdb exec</code>	Charge l'exécutable <code>./exec</code> en mode débogage
<code>break etiq</code>	Ajoute un point d'interruption à l'étiquette <code>etiq:</code>
<code>run</code>	Début l'exécution en mode débogage
<code>continue</code>	Continue l'exécution jusqu'au prochain point d'interruption
<code>stepi</code>	Exécute la prochaine instruction
<code>nexti</code>	Exécute la prochaine instruction (sans entrer dans les sous-programmes)
<code>info reg</code>	Affiche le contenu des registres
<code>x &amp;etiq</code>	Affiche le contenu de la mémoire à l'adresse associée à l'étiquette <code>etiq:</code>
<code>quit</code>	Quitter le débogueur
<b>Commandes avancées</b>	
<code>run &lt; fichier</code>	Début l'exécution en mode débogage avec l'entrée contenue dans <code>fichier</code>
<code>p/s \$xd</code>	Affiche le contenu du registre dans le format <code>s</code> parmi l'un de ces choix:  u = entier non signé,                  d = entier signé, x = valeur hexadécimale,              t = valeur binaire, f = nombre en virgule flottante,      c = caractère.  Par exemple, <code>p/t \$x19</code> affiche le contenu du registre <code>x19</code> en binaire
<code>p/s var</code>	Affiche le contenu de la variable <code>var</code> dans le format <code>s</code>
<code>set var = val</code>	Assigne la valeur <code>val</code> à <code>var</code> ; ce-dernier peut être un registre <code>\$xd</code> ou une variable
<code>x 0xABCD FE</code>	Affiche le contenu de la mémoire à l'adresse hexadécimale <code>ABCDEF</code>
<code>x/nsu adr</code>	Affiche le contenu de <code>n</code> unités de mémoire à partir de l'adresse <code>adr</code> dans le format <code>s</code> . L'unité de mémoire est défini par l'un des choix suivants de <code>u</code> :  b = octet,      h = demi-mot, w = mot,       g = double mot.  Par exemple, <code>x/10ug &amp;tab</code> affiche les 10 premiers éléments de 64 bits non signés d'un tableau <code>tab</code>