IFT209 – Programmation système Université de Sherbrooke

Examen périodique

Enseignant: Michael Blondin
Date: jeudi 24 février 2022

Durée: 110 min.

Directives:

- Vous devez répondre aux questions dans le cahier de réponses, pas sur ce questionnaire;
- Une seule feuille (recto verso) de notes au format 8½" × 11" est permise;
- Aucun matériel additionnel (notes de cours, fiches récapitulatives, etc.) n'est permis;
- Aucun appareil électronique (calculatrice, téléphone, tablette, ordinateur, etc.) n'est permis;
- Vous devez donner **une seule réponse** par sous-question;
- L'examen comporte 6 questions sur 5 pages valant un total de 50 points;
- La correction se base sur la clarté, l'exactitude et la concision de vos réponses, ainsi que sur la justification pour les questions qui en requièrent une;
- À moins d'avis contraire, le langage d'assemblage utilisé est celui de l'**architecture ARMv8** tel qu'utilisé en classe; un sommaire de cette architecture est présenté en **annexe**.

Question 1: systèmes de numération

Effectuez les conversions des nombres *non signés* suivants, en laissant une trace de votre démarche. Si une base intermédiaire est requise, ne passez *pas* par la base 10.

(a) 14F5 de la base 16 vers la base 8

2 pts

(b) 77 de la base 10 vers la base 2

2 pts

(c) 111010 de la base 2 vers la base 10

2 pts

Considérons les nombres fractionnaires binaires de la forme « $\overbrace{x_3 \, x_2 \, x_1 \, x_0}^{\text{4 bits}}$, $\overbrace{y_1 \, y_2 \, y_3}^{\text{3 bits}}$ ».

(d) Quel est le plus grand nombre strictement inférieur à 1 représentable dans ce système? Donnez votre réponse 2 pts à l'aide d'une fraction (par exemple: « 25 / 32 »). Justifiez.

2 pts

Question 2: architecture des ordinateurs

Considérons l'architecture fictive GIGA209 au format grand-boutiste (« big-endian »). Elle possède 16 registres d'usage général de 32 bits: r_0 , r_1 , ..., r_{15} . Son jeu d'instructions est constitué des quatre instructions suivantes, chacune codée sur 16 bits, où i désigne une valeur immédiate de 4 bits signés:

instruction	effet	format du code machine		
	enet	1 ^{er} octet 2 ^{ème} octet		
sub rd, rn, rm	$r_{\text{d}} \leftarrow r_{\text{n}} - r_{\text{m}}$	0000	$-\frac{1}{n}-\frac{1}{m}$	
dadd rd, i	$\mathbf{r}_{d} \leftarrow 2 \cdot \mathbf{r}_{d} + i$	0100	1111	
jzr rd, i	additionne $2i$ au compteur d'instructions si ${\tt r_d}=0$	1000	0000	
load rd, i	charge dans r_d les 4 octets situés à une distance de $2i$	1111 1111	${\overline{d}}{\overline{i}}-$	

Rappel: le compteur d'instructions, aussi dénoté « program counter » ou PC, est le registre interne qui contient l'adresse de la ligne de code à exécuter par l'unité de contrôle.

(a) Le tableau ci-dessous illustre un programme GIGA209 et son code machine. Remplissez les deux instructions 6 pts manquantes ainsi que les deux portions de code machine manquantes:

programme	code machine (en hexadécimal)
sub r15, r15, r15	0x0FFF
sub r14, r14, r14	0x0EEE
sub r0, r0, r0	0×0000
load r1, 6	0xFF16
dadd r14, 1	0x????
jzr r1, 6	0x8106
?? ????????	0x40F1
sub r1, r1, r14	0x????
?? ????????	0x8F0D
// donnée figée	0×0000
// en mémoire	0x000A
// fin du programme ici	

- (b) Rappelons qu'une architecture RISC est caractérisée par un jeu d'instructions constitué:
 - de *peu* d'instructions;
 - d'instructions relativement simples;
 - d'instructions qui ne combinent pas les accès mémoire à d'autres types d'opérations;
 - d'instructions dont la traduction vers le code machine est de taille fixe.

Comme les deux premières propriétés sont subjectives, supposons qu'elles sont satisfaites par GIGA209. Dites si GIGA209 est une architecture RISC. Justifiez.

2 pts

Question 3: mémoire et accès aux données

Rappelons que, dans notre contexte, l'architecture ARMv8 utilise le format petit-boutiste (« little-endian »). Supposons que la mémoire principale contienne ces données:

adresse	contenu
:	:
$0FCC_{16}$	01 ₁₆
\mathtt{OFCD}_{16}	42 ₁₆
$0FCE_{16}$	1F ₁₆
$0FCF_{16}$	BC ₁₆
$\mathtt{0FD0}_{16}$	04 ₁₆
$\mathtt{0FD1}_{16}$	02 ₁₆
$\mathtt{0FD2}_{16}$	CD_{16}
$\mathtt{0FD3}_{16}$	0F ₁₆
$0FD4_{16}$	00 ₁₆
•	

- (a) Quelle est la valeur hexadécimale du *demi-mot* stocké à l'adresse 0FCE₁₆?
- (b) L'adresse 0FCE₁₆ respecte-t-elle les contraintes d'*alignement* pour l'adressage d'un octet? d'un demi-mot? 2 pts d'un mot? d'un double mot? Justifiez.
- (c) Supposons que l'adresse numérique associée à l'étiquette « donnees : » soit 0FCE₁₆, et que les registres soient 4 pui initialisés à 0. Décrivez l'évolution du contenu de x₁₉ et x₂₀ après l'exécution de *chacune* de ces instructions:

```
instruction1: adr x19, donnees
instruction2: ldrb w20, [x19, 2]
instruction3: ldrh w19, [x19, x20]
instruction4: ldr w20, [x19], 1


// Rappel: ldr xd (64 bits), ldr wd (32 bits), ldrh wd (16 bits), ldrb wd (8 bits)
```

Question 4: entiers signés et circuits logiques

- (a) Donnez la représentation binaire signée des nombres -25 et 12 sur six bits, puis calculez -25 12 sur six 3 pts bits. Laissez une trace. Indiquez s'il y a débordement et/ou report. Justifiez.
- (b) Effectuez le produit de ces deux nombres signés de n=4 bits: 1011×0101 . Utilisez l'algorithme « simple », c.-à-d. celui qui étend les nombres sur 2n bits, fait les calculs non signés, puis tronque le résultat sur 2n bits.

Rappel: vous avez implémenté cet algorithme au labo 2.

(c) Complétez ce circuit afin qu'il détermine si un entier signé de 5 bits est un multiple de 4 strictement positif: 3 pts



Remarque: dans le doute quant à la lisibilité, utilisez le nom des portes plutôt que leur pictogramme.

Question 5: programmation en langage d'assemblage

Le cours «IFT902 – Théorie des questions d'examen » est offert à la session d'hiver (janvier à avril inclusivement) de chaque année impaire depuis l'an 2020, donc aux hivers 2021, 2023, etc. Nous cherchons à implémenter un programme qui, étant donné une date, indique la prochaine date à laquelle IFT902 sera donné. Si le cours est offert à la date entrée, alors la date en entrée est simplement retournée en sortie.

Dans notre contexte, une *date* est représentée par un entier non signé qui indique le nombre de mois écoulés depuis janvier 2020. Voici des exemples d'entrées et sorties:

Entrée	0	4	12	13	15	16
	(janv. 2020)	(mai 2020)	(janv. 2021)	(févr. 2021)	(avr. 2021)	(mai 2021)
Sortie	12	12	12	13	15	36
	(janv. 2021)	(janv. 2021)	(janv. 2021)	(févr. 2021)	(avr. 2021)	(janv. 2023)

Complétez le code du programme ci-dessous afin d'accomplir la tâche décrite.

8 pts

```
.global main
// Usage des registres:
   x19 -- entree, x28 -- sortie
                                             // main()
main:
                                             // {
    // Lire une date
    adr
            x0, fmtEntree
                                              //
                                              //
    adr
            x1, temp
                                              //
    bl
                                                   scanf(fmtEntree, &temp)
            scanf
    ldr
            x19, temp
                                              //
                                                   entree = temp
                                              //
    /**** CODE ARMv8 À COMPLÉTER ****/
                                              //
                                                   /* calcul de la sortie */
                                              //
    // Affichage
                                              //
                                              //
    adr
            x0, fmtSortie
            x1, x28
                                              //
    mov
                                              //
                                                   printf(fmtSortie, sortie)
    bl
            printf
                                              //
    // Ouitter
                                              //
            x0, 0
                                              //
    mov
    bl
                                              //
                                                   exit(0)
            exit
                                              // }
.section ".bss"
             .align 8
temp:
            .skip
.section ".rodata"
fmtEntree: .asciz
                     "%lu"
fmtSortie: .asciz "%lu\n"
```

Question 6: tableaux

Considérons un tableau \mathbf{B} de m lignes et n colonnes où n est impair, et où les éléments sont des entiers non signés de 16 bits. Nous disons que \mathbf{B} est en forme de T si:

- il contient 1 dans chaque élément de sa première ligne et de sa colonne du centre;
- il contient 0 partout ailleurs.

Par exemple, ce tableau est en forme de T:

1	1	1	1	1
0	0	1	0	0
0	0	1	0	0
0	0	1	0	0

Attention: il ne s'agit que d'un exemple; répondez aux questions par rapport à m et n, pas 4 et 5.

Supposons que **B** soit stocké en mémoire (ligne à ligne) dans un tableau bidimensionnel qui débute à l'adresse a.

(a) Si B est en forme de T, alors combien d'octets de B sont nuls?

- 1,5 pts
- (b) Quelle est l'adresse du premier élément de la colonne du centre de B (par ex. celui hachuré ci-dessus)?
- 1,5 pts
- (c) Supposons que tous les éléments de **B** soient 0. Complétez le code suivant afin de mettre **B** en forme de T 7 pts (donc, stocker 1 aux éléments appropriés).

```
// on suppose que
// x19 = a (adresse du tableau 2D qui contient B)
// x20 = m (m > 0)
// x21 = n (n > 0 et impair)
// B ne contient que des 0

/************************
CODE ARMv8 À COMPLÉTER
******************/
// B doit maintenant être en forme de T
```

Annexe:

Sommaire de l'architecture ARMv8

Registres.

- $\blacktriangleright\,$ Chaque registre x_n possède 64 bits: $b_{63}b_{62}\cdots b_1b_0$
- $\blacktriangleright \ \, \text{Notation:} \ \, \mathsf{x}_\mathsf{n}\langle i\rangle \coloneqq b_i, \qquad \mathsf{x}_\mathsf{n}\langle i,j\rangle \coloneqq b_ib_{i-1}\cdots b_j, \qquad \mathsf{r}_\mathsf{n} \ \mathsf{r\'ef\`ere} \ \mathsf{au} \ \mathsf{registre} \ \mathsf{x}_\mathsf{n} \ \mathsf{ou} \ \mathsf{w}_\mathsf{n}$
- $\blacktriangleright\,$ Chaque sous-registre w_n possède 32 bits et correspond à $x_n\langle 31,0\rangle$
- ► Le compteur d'instruction pc n'est pas accessible
- ► Conventions:

Registres	Nom	Utilisation
$x_0 - x_7$	_	registres d'arguments et de retour de sous-programmes
X ₈	xr	registre pour retourner l'adresse d'une structure
$x_9 - x_{15}$	_	registres temporaires sauvegardés par l'appelant
$x_{16} - x_{17}$	$ip_0 - ip_1$	registres temporaires intra-procéduraux
X ₁₈	pr	registre temporaire pouvant être réservé par le système
$x_{19} - x_{28}$	_	registres temporaires sauvegardés par l'appelé
X ₂₉	fp	pointeur vers l'ancien sommet de pile (frame pointer)
X ₃₀	lr	registre d'adresse de retour (link register)
X _{zr}	sp	registre contenant la valeur 0, ou pointeur de pile (stack pointer)

Arithmétique (entiers).

- ▶ Les codes de condition sont modifiés par cmp, adds, adcs, subs, sbcs et negs
- ▶ À cette différence près, adds, adcs, subs, sbcs et negs se comportent respectivement comme add, adc, sub, sbc et neg
- lacktriangle Instructions, où i est une valeur immédiate de 12 bits et j est une valeur immédiate de 6 bits:

Code d'op.	Syntaxe	Effet	Exemple
	cmp rd, rm	compare r _d et r _m	cmp x19, x21
cmp	cmp rd, i	compare r_d et i	cmp x19, 42
	cmp rd, rm, decal j	compare r_d et r_m $decal$ j	cmp x19, x21, lsl 1
	add rd, rn, rm	$r_{\text{d}} \leftarrow r_{\text{n}} + r_{\text{m}}$	add x19, x20, x21
add	add rd, rn, i	$r_d \leftarrow r_n + i$	add x19, x20, 42
	add rd, rn, rm, decal j	$\mathbf{r}_{d} \leftarrow \mathbf{r}_{n} + (\mathbf{r}_{m} \ decal \ j)$	add x19, x20, x21, lsl 1
adc	adc rd, rn, rm	$r_{d} \leftarrow r_{n} + r_{m} + C$	adc x19, x20, x21
	sub rd, rn, rm	$r_{d} \leftarrow r_{n} - r_{m}$	sub x19, x20, x21
sub	sub rd, rn, i	$r_d \leftarrow r_n - i$	sub x19, x20, 42
	sub rd, rn, rm, decal j	$r_d \leftarrow r_n - (r_m \operatorname{decal} j)$	sub x19, x20, x21, lsl 1
sbc	sbc rd, rn, rm	$r_{\text{d}} \leftarrow r_{\text{n}} - r_{\text{m}} - 1 + C$	sbc x19, x20, x21
nog	neg rd, rm	$r_{\text{d}} \leftarrow -r_{\text{m}}$	neg x19, x21
neg	neg rd, rm, decal j	$r_d \leftarrow -(r_m \ decal \ j)$	neg x19, x21, lsl 1
mul	mul rd, rn, rm	$r_{\text{d}} \leftarrow r_{\text{n}} \cdot r_{\text{m}}$	mul x19, x20, x21
udiv	udiv rd, rn, rm	$r_d \leftarrow r_n \div r_m \text{ (non signé)}$	udiv x19, x20, x21
sdiv	sdiv rd, rn, rm	$r_d \leftarrow r_n \div r_m \text{ (signé)}$	sdiv x19, x20, x21
madd	madd rd, rn, rm, ra	$r_{\text{d}} \leftarrow r_{\text{a}} + (r_{\text{n}} \cdot r_{\text{m}})$	madd x19, x20, x21, x22
msub	msub rd, rn, rm, ra	$r_{\text{d}} \leftarrow r_{\text{a}} - (r_{\text{n}} \cdot r_{\text{m}})$	msub x19, x20, x21, x22

Accès mémoire.

- ▶ ldrsw, ldrsh et ldrsb se comportent respectivement comme ldr (4 octets), ldrh et ldrb à l'exception du fait qu'ils effectuent un chargement dans x_d où les bits excédentaires sont le bit de signe de la donnée chargée, plutôt que des zéros
- ▶ Instructions, où a est une adresse et mem $_b[a]$ réfère aux b octets à l'adresse a de la mémoire principale:

Code d'op.	Syntaxe		Effet	Exem	ple
mov	mov	rd, rm	$r_{\text{d}} \leftarrow r_{\text{m}}$	mov	x19, x21
IIIOV	mov	rd, i	$\mathbf{r}_{d} \leftarrow i$	mov	x19, 42
ldr	ldr	xd, a	charge 8 octets: $x_d \langle 63, 0 \rangle \leftarrow \text{mem}_8[a]$	ldr	x19, [x20]
tui	ldr	wd, a	charge 4 octets: $x_d\langle 31,0\rangle \leftarrow \text{mem}_4[a]; x_d\langle 63,32\rangle \leftarrow 0$	ldr	w19, [x20]
ldrh	ldrh	wd, a	charge 2 octets: $x_d\langle 15,0\rangle \leftarrow \text{mem}_2[a]; x_d\langle 63,16\rangle \leftarrow 0$	ldrh	w19, [x20]
ldrb	ldrb	wd, a	charge 1 octet: $x_d \langle 7, 0 \rangle \leftarrow \text{mem}_1[a]; x_d \langle 63, 8 \rangle \leftarrow 0$	ldrb	w19, [x20]
str	str	xd, a	stocke 8 octets: $mem_8[a] \leftarrow x_d \langle 63, 0 \rangle$	str	x19, [x20]
311	str	wd, a	stocke 4 octets: $mem_4[a] \leftarrow x_d \langle 31, 0 \rangle$	str	w19, [x20]
strh	strh	wd, a	stocke 2 octets: $mem_2[a] \leftarrow x_d \langle 15, 0 \rangle$	str	w19, [x20]
strb	strb	wd, a	stocke 1 octet: $\operatorname{mem}_1[a] \leftarrow x_d \langle 7, 0 \rangle$	strb	w19, [x20]
ldp	ldp	xd, xn, a	charge 16 octets: $x_d \langle 63, 0 \rangle \leftarrow \text{mem}_8[a], x_n \langle 63, 0 \rangle \leftarrow \text{mem}_8[a+8]$	ldp	x19, x20, [sp]
stp	stp	xd, xn, a	stocke 16 octets: $\text{mem}_8[a] \leftarrow x_d\langle 63, 0 \rangle$, $\text{mem}_8[a+8] \leftarrow x_n\langle 63, 0 \rangle$	stp	x19, x20, [sp]

Conditions de branchement.

- ► Codes de condition: N (négatif), Z (zéro), C (report), V (débordement)
- ▶ C indique aussi l'absence d'emprunt lors d'une soustraction
- ► Conditions de branchement:

Code	Signification	Codes de condition
eq	=	Z
ne	<i>≠</i>	¬Z
hs	>	С
hi	>	C ∧ ¬Z
ls	<u> </u>	$\neg c \lor z$
lo	<	¬C

Entiers signés

Code	Signification	Codes de condition
eq	=	Z
ne	<i>≠</i>	¬Z
ge	<u>></u>	N = V
gt	>	$\neg Z \wedge (N = V)$
le	<u>≤</u>	$Z \vee (N \neq V)$
lt	<	$N \neq V$
VS	débordement	V
VC	pas de débordement	¬V
mi	négatif	N
pl	non négatif	¬N

Branchement.

 \blacktriangleright Instructions de branchement, où j est une valeur immédiate de 6 bits:

Code d'op.	Syntax	æ	Effet	Exen	nple
b.	b.cond	l etiq	branche à etiq: si cond	b.eq	main100
b	b	etiq	branche à etiq:	b	main100
cbz	cbz	rd, etiq	branche à etiq: $si r_d = 0$	cbz	x19 main100
cbnz	cbnz	rd, etiq	branche à etiq: $\operatorname{sir_d} \neq 0$	cbnz	x19 main100
tbz	tbz	rd, j, etiq	branche à etiq: si $r_d\langle j\rangle=0$	tbz	x19, 1, main100
tbnz	tbnz	rd, j, etiq	branche à etiq: si $r_d\langle j\rangle \neq 0$	tbnz	x19, 1, main100
bl	bl	etiq	branche à etiq: et $x_{30} \leftarrow pc + 4$	bl	printf
blr	blr	xd	branche à x_d et $x_{30} \leftarrow pc + 4$	blr	x20
br	br	xd	branche à x _d	br	x20
ret	ret		branche à x ₃₀ (retour de sous-prog.)	ret	

Adressage.

▶ Modes d'adressages, où *k* est une valeur immédiate de 7 bits:

Nom	Syntaxe	Adresse	Effet	Exemple
adresse d'une étiquette	adr xd, etiq	_	$x_d \leftarrow adresse de etiq:$	adr x19, main100
indirect par registre	[xd]	X _d	_	[x20]
	[xd, xn]	$x_d + x_n$	_	[x20, x21]
indirect par registre indexé	[xd, k]	$x_d + k$	-	[x20, 1]
	[xd, xn, decal k]	$x_d + (x_n \ decal \ k)$	-	[x20, x21, lsl 1]
ind. par reg. indexé pré-inc.	[xd, k]!	$x_d + k$	$x_d \leftarrow x_d + k$ avant calcul	[x20, 1]!
ind. par reg. indexé post-inc.	[xd], k	X _d	$x_d \leftarrow x_d + k$ après calcul	[x20], 1
relatif	etiq	adresse de etiq	_	main100

Autres instructions.

Code d'op.	Syntaxe	Effet	Exemple
csel	csel rd, rn, rm, cond	si cond: $r_d \leftarrow r_n$, sinon: $r_d \leftarrow r_m$	csel x19, x20, x21, eq

Les manipulations de bits ne seront couvertes qu'après la relâche.

Logique et manipulation de bits.

- ► Les instructions lsl, lsr, asr et ror possèdent également une variante de 32 bits utilisant les registres w_d, w_n et w_m (dans ce cas, les 32 bits de poids fort sont mis à 0)
- \blacktriangleright Instructions, où i est une valeur immédiate de 12 bits et j est une valeur immédiate de 6 bits:

Code d'op.	Syntaxe	Effet	Exemple
mvn	mvn rd, rn	$r_d \leftarrow \neg r_n$	mvn x19, x20
	and rd, rn, rm	$r_{d} \leftarrow r_{n} \wedge r_{m}$	and x19, x20, x21
and	and rd, rn, i	$\mathbf{r_d} \leftarrow \mathbf{r_n} \wedge i$	and x19, x20, 4
	and rd, rn, rm, decal j	$\mathbf{r}_{d} \leftarrow \mathbf{r}_{n} \wedge (\mathbf{r}_{m} \ decal \ j)$	and x19, x20, x21, lsl 1
	orr rd, rn, rm	$r_d \leftarrow r_n \lor r_m$	orr x19, x20, x21
orr	orr rd, rn, i	$r_d \leftarrow r_n \lor i$	orr x19, x20, 4
	orr rd, rn, rm, decal j	$\mathbf{r}_{d} \leftarrow \mathbf{r}_{n} \lor (\mathbf{r}_{m} \ decal \ j)$	orr x19, x20, x21, lsl 1
	eor rd, rn, rm	$r_{d} \leftarrow r_{n} \oplus r_{m}$	eor x19, x20, x21
eor	eor rd, rn, i	$\mathbf{r}_{d} \leftarrow \mathbf{r}_{n} \oplus i$	eor x19, x20, 4
	eor rd, rn, rm, decal j	$r_{d} \leftarrow r_{n} \oplus (r_{m} \ decal \ j)$	eor x19, x20, x21, lsl 1
	bic rd, rn, rm	$r_{d} \leftarrow r_{n} \land \neg r_{m}$	bic x19, x20, x21
	bic rd, rn, i	$\mathbf{r}_{d} \leftarrow \mathbf{r}_{n} \wedge \neg i$	bic x19, x20, 4
	bic rd, rn, rm, decal j	$\mid \mathbf{r}_{d} \leftarrow \mathbf{r}_{n} \land \neg (\mathbf{r}_{m} \ decal \ j)$	bic x19, x20, x21, lsl 1
lsl xd, xn, j	lel vd. vn. i	décalage de j bits vers la gauche:	lsl x19, x20, 1
	tst xu, xii, j	$ \mathbf{x}_{d} \langle 63, j \rangle \leftarrow \mathbf{x}_{n} \langle 63 - j, 0 \rangle; \mathbf{x}_{d} \langle j - 1, 0 \rangle \leftarrow 0$	131 119, 120, 1
lsr lsr >	.sr xd, xn, j	décalage de j bits vers la droite:	lsr x19, x20, 1
	tsi xu, xii, j	$ \mathbf{x}_{d} \langle 63 - j, 0 \rangle \leftarrow \mathbf{x}_{n} \langle 63, j \rangle; \mathbf{x}_{d} \langle 63, 64 - j \rangle \leftarrow 0$	tsi x19, x20, 1
asr	asr xd, xn, j	décalage arithmétique de j bits vers la droite:	asr x19, x20, 1
		$ \mathbf{x}_{d} \langle 63 - j, 0 \rangle \leftarrow \mathbf{x}_{n} \langle 63, j \rangle; \mathbf{x}_{d} \langle 63, 64 - j \rangle \leftarrow \mathbf{x}_{n} \langle 63 \rangle$	asi x19, x20, 1
ror	ror xd, xn, j	décalage circulaire de j bits vers la droite:	ror x19, xn, 1
		$\mathbf{x}_{d} \leftarrow \mathbf{x}_{n} \langle j-1,0 \rangle \ \mathbf{x}_{n} \langle 63,j \rangle$	101 117, 111, 1

Données statiques.

Segments de données

Données

Pseudo-instruction	Contenu	.align	k	donnée suivante stockée à une adresse divisible par \boldsymbol{k}
.section ".text"	instructions	.skip	k	réserve k octets
.section ".rodata"	données en lecture seule	.ascii	S	chaîne de caractères initialisée à s
.section ".data"	données initialisées	.asciz	S	chaîne de caractères initialisée à s suivi du carac. nul
.section ".bss"	données non-initialisées	.byte	٧	octet initialisé à v
		.hword	٧	demi-mot initialisé à v
		.word	٧	mot initialisé à v
		.xword	٧	double mot initialisé à v
		.single	f	nombre en virg. flottante simple précision initialisé à f
		.double	f	nombre en virg. flottante double précision initialisé à f

Entrées/sorties (haut niveau).

▶ Affichage: printf(&format, val₁, val₂, ...)

ightharpoonup Lecture: scanf(&format, &var₁, &var₂, ...)

► Spécificateurs de format:

Famille	Format	Type	
Nombres sur 64 bits	%ld	entier décimal signé	
	%lu	entier décimal non signé	
	%lX	entier hexadécimal non signé	
	%lf	nombre en virgule flottante	
Nombres sur 32 bits	%d	entier décimal signé	
	%u	entier décimal non signé	
	%X	entier hexadécimal non signé	
	%f	nombre en virgule flottante	
Nombres sur 16 bits	%hd	entier décimal signé	
	%hu	entier décimal non signé	
	%hX	entier hexadécimal non signé	
Caractères	%с	caractère (1 octet)	
	%s	chaîne de caractères	