

IFT209 – Programmation système  
Université de Sherbrooke

## Examen périodique

Enseignant: Michael Blondin  
Date: mercredi 22 février 2023  
Durée: 110 min.

### Directives:

- Vous devez répondre aux questions dans le **cahier de réponses**, pas sur ce questionnaire;
- **Une feuille (recto verso)** de notes au format  $8\frac{1}{2}'' \times 11''$  est permise, et les fiches en **annexe**;
- **Aucun matériel additionnel** (notes de cours, fiches récapitulatives, etc.) n'est permis;
- **Aucun appareil électronique** (calculatrice, téléphone, tablette, ordinateur, etc.) n'est permis;
- Vous devez donner **une seule réponse** par sous-question;
- L'examen comporte **6 questions** sur **5 pages** valant un total de **50 points**;
- La correction se base sur la **clarté**, l'**exactitude** et la **concision** de vos réponses, ainsi que sur la **justification** pour les questions qui en requièrent une;
- À moins d'avis contraire, le langage d'assemblage utilisé est celui de l'**architecture ARMv8** tel qu'utilisé en classe; un sommaire de cette architecture est présenté en **annexe**.

### Question 1: systèmes de numération

Effectuez les conversions des nombres *non signés* suivants, en laissant une trace de votre démarche. Si une base intermédiaire est requise, ne passez pas par la base 10.

(a) 69 de la base 10 vers la base 2 2 pts

(b) 10000111 de la base 2 vers la base 10 2 pts

(c) 3F6A de la base 16 vers la base 8 2 pts

Effectuez cette addition directement dans la base indiquée, c.-à-d. sans convertir dans une base intermédiaire. Laissez une trace des retenues.

(d) 
$$\begin{array}{r} + 2B2C7_{16} \\ A947_{16} \end{array}$$
 2 pts

**Question 2: architecture des ordinateurs**

Considérons l'architecture SUPER209 d'une console de jeux vidéos fictive de quatrième génération. Elle possède quatre registres d'usage général de 16 bits:  $z_0, z_1, z_2, z_3$ . Sa mémoire est organisée au format grand-boutiste (« big-endian »). Son jeu d'instructions est constitué des six instructions ci-dessous, chacune codée sur 16 bits, où  $i$  désigne une valeur immédiate de 5 bits signés. Nous écrivons  $\text{mem}[a]$  afin de référer aux deux octets stockés à l'adresse  $a$  de la mémoire principale.

instruction	effet	format du code machine	
		1 <sup>er</sup> octet	2 <sup>ème</sup> octet
<b>mov</b> $z_d, i$	$z_d \leftarrow i$	--- $i$ --- 1--- $d$	0000 1111
<b>add</b> $z_d, z_n, z_m$	$z_d \leftarrow z_n + z_m$	00000 1--- $d$	--- $n$ --- $m$ 0111
<b>add</b> $z_d, z_n, i$	$z_d \leftarrow z_n + \text{mem}[\text{PC} + 2i]$	--- $i$ --- 1--- $d$	--- $n$ --- 00 0011
<b>bnz</b> $z_d, i$	additionne $2i$ au compteur d'instructions si $z_d \neq 0$	--- $i$ --- 1--- $d$	0000 0001
<b>ldz</b> $z_d, i$	charge $\text{mem}[\text{PC} + 2i]$ dans $z_d$	--- $i$ --- 1--- $d$	0000 0000
<b>stz</b> $z_d, i$	stocke $z_d$ dans $\text{mem}[\text{PC} + 2i]$	--- $i$ --- 0--- $d$	0000 0000

Rappel: le compteur d'instructions, dénoté  $\text{PC}$  (« program counter »), est le registre interne qui contient l'adresse de la ligne de code actuelle à exécuter par l'unité de contrôle.

- (a) Le tableau ci-dessous illustre un programme SUPER209 et son code machine. Remplissez l'instruction manquante ainsi que les deux portions de code machine manquantes: 6 pts

programme	code machine (en hexadécimal)
<b>var:</b> /* donnée en mémoire */	0x0003
<b>const:</b> /* donnée en mémoire */	0xFFFF
<b>main:</b> ldz $z_1, -2$	0x????
??? ????????????	0x0E0F
<b>boucle:</b> add $z_1, z_1, -3$	0xED43
add $z_2, z_2, z_2$	0x????
bnz $z_1, -2$	0xF501
stz $z_2, -7$	0xCA00
// fin du programme ici	

- (b) Rappelons qu'une architecture RISC est caractérisée par un jeu d'instructions constitué: 2 pts

- de *peu* d'instructions;
- d'instructions relativement *simples*;
- d'instructions qui *ne combinent pas les accès mémoire* à d'autres types d'opérations;
- d'instructions dont la traduction vers le code machine est de *taille fixe*.

Comme les deux premières propriétés sont subjectives, supposons qu'elles sont satisfaites par SUPER209. Dites si SUPER209 est une architecture RISC. Justifiez brièvement.

**Question 3: mémoire et accès aux données**

Rappelons que, dans notre contexte, l'architecture ARMv8 utilise le format petit-boutiste (« little-endian »). Supposons que la mémoire principale contienne ces données:

adresse	contenu
⋮	⋮
008B <sub>16</sub>	FF <sub>16</sub>
008C <sub>16</sub>	AF <sub>16</sub>
008D <sub>16</sub>	03 <sub>16</sub>
008E <sub>16</sub>	08 <sub>16</sub>
008F <sub>16</sub>	03 <sub>16</sub>
0090 <sub>16</sub>	8B <sub>16</sub>
0091 <sub>16</sub>	00 <sub>16</sub>
0092 <sub>16</sub>	01 <sub>16</sub>
0093 <sub>16</sub>	50 <sub>16</sub>
⋮	⋮


- (a) Quelle est la valeur hexadécimale du *mot* stocké à l'adresse 008E<sub>16</sub>? 2 pts
- (b) L'adresse 008E<sub>16</sub> respecte-t-elle les contraintes d'*alignement* pour l'adressage d'un octet? d'un demi-mot? d'un mot? d'un double mot? Justifiez brièvement. 2 pts
- (c) Supposons que l'adresse numérique associée à l'étiquette « `var:` » soit 0090<sub>16</sub>, et que les registres soient initialisés à 0. Décrivez l'évolution du contenu de  $x_{19}$  et  $x_{20}$  après l'exécution de *chacune* de ces instructions: 4 pts

```
instruction1:  adr  x20, var
instruction2:  ldrh w19, [x20]
instruction3:  ldrb w20, [x20, -1]
instruction4:  ldr  w19, [x19, x20]
```

// Rappel: ldr xd (8 octets), ldr wd (4 octets), ldrh wd (2 octets), ldrb wd (1 octet)

**Question 4: entiers signés et circuits logiques**

- (a) Donnez la représentation binaire signée des nombres 23 et 8 sur six bits, puis calculez  $23 - 8$  sur six bits. Laissez une trace. Indiquez s'il y a débordement et/ou report. Justifiez. 3 pts
- (b) Effectuez le produit de ces deux nombres signés de  $n = 3$  bits:  $110 \times 011$ . Utilisez l'algorithme « simple », c.-à-d. celui qui étend les nombres sur  $2n$  bits, fait les calculs non signés, puis tronque le résultat sur  $2n$  bits. 2 pts
- Rappel: vous avez implémenté cet algorithme au labo 2.*
- (c) Complétez ce circuit afin qu'il détermine si un entier signé de 5 bits est inférieur ou égal à 3: 3 pts



*Remarque: dans le doute quant à la lisibilité, utilisez le nom des portes plutôt que leur pictogramme.*

**Question 5: programmation en langage d'assemblage**

Considérons un logiciel qui permet de fusionner deux vidéos. La *durée* d'une vidéo est son nombre de minutes et de secondes. Par exemple, « 22:15 » correspond à une durée de 22 minutes + 15 secondes. Une durée est *optimale* si elle est comprise entre 30 et 90 secondes (inclusivement).

Nous cherchons à implémenter un programme qui, étant donné la durée de deux vidéos, indique la somme de leur durée, et affiche un message si celle-ci est optimale (et rien sinon). Voici des exemples d'entrées et sorties:

<b>Entrée</b>	00:13	00:15	00:30	01:15
	00:10	00:30	00:42	01:50
<b>Sortie</b>	00:23	00:45	01:12	03:05
		optimale!	optimale!	

Complétez les blocs A et B du programme ci-dessous afin d'accomplir la tâche décrite.

8 pts

```
.global main

main:
    /*
     * Ici, deux lectures sont effectuées à l'aide de scanf et fmtEntree.
     *
     * La durée 1 est stockée dans x19:x20.
     * La durée 2 est stockée dans x21:x22.
     * Ces durées sont supposées valides, donc 0 ≤ x20 < 60 et 0 ≤ x22 < 60.
     *
     * Vous n'avez pas à implémenter ces lectures. */

    // Calculer durée 1 + durée 2 dans x23:x24
    /**** CODE À COMPLÉTER (BLOC A) ****/

    adr x0, fmtSortie
    mov x1, x23
    mov x2, x24
    bl printf

    // Durée optimale?
    /**** CODE À COMPLÉTER (BLOC B) ****/

    adr x0, msgOptimal
    bl printf

    // Quitter
fin:
    mov x0, 0
    bl exit

.section ".bss"
tempMin: .skip 8
tempSec: .skip 8

.section ".rodata"
fmtEntree: .asciz "%lu:%lu"
fmtSortie: .asciz "%02lu:%02lu\n"
msgOptimal: .asciz "optimale!\n"
```

**Question 6: tableaux**

Considérons une matrice **B** de  $m$  lignes et  $n$  colonnes, dont les éléments sont des entiers non signés de 32 bits. Nous appelons la première et la dernière colonne de **B** ses *colonnes extrémales*.

Par exemple, voici un telle matrice où les colonnes extrémales sont colorées:

10	0	0	0	50
20	0	0	0	60
30	0	0	0	70
40	0	0	0	80

*Attention: il ne s'agit que d'un exemple; répondez aux questions par rapport à  $m$  et  $n$ , pas 4 et 5.*

Supposons que **B** soit stockée en mémoire (ligne à ligne) dans un tableau bidimensionnel qui débute à l'adresse  $a$ .

- (a) Sur combien d'octets sont stockées les colonnes extrémales de **B**? 1 pt
- (b) Quelle est l'adresse du dernier élément de la première colonne de **B** (comme celui hachuré ci-dessus)? 2 pts
- (c) Complétez le code suivant afin d'invertir le contenu des colonnes extrémales de **B**. 7 pts

```
// N'implémentez pas la lecture. On suppose que
// x19 = a (adresse du tableau 2D qui contient B)
// x20 = m (m > 0)
// x21 = n (n > 0)

/*****
  CODE ARMv8 À COMPLÉTER
  *****/

// Le contenu des première et dernière colonnes de B doit
// maintenant être inversé. N'implémentez pas l'affichage.
```

Par exemple, le tableau ci-dessus doit devenir comme suit:

50	0	0	0	10
60	0	0	0	20
70	0	0	0	30
80	0	0	0	40

**Annexe:**

Fiches récapitulatives

# 1. Systèmes de numération

## Système unaire

- ▶ Chaque nombre  $n \in \mathbb{N}$  se représente par  $\overbrace{1 \dots 11}^{n \text{ fois}}$
- ▶ L'addition correspond à la concaténation
- ▶ Pas concis

## Représentation positionnelle

- ▶ Généralisation du système décimal à une base  $b \in \mathbb{N}_{\geq 2}$
- ▶ *Systèmes particuliers*: binaire ( $b = 2$ ), octal ( $b = 8$ ), décimal ( $b = 10$ ), hexadécimal ( $b = 16$ )
- ▶ *Chiffres*: éléments de  $\{0, 1, \dots, b - 1\}$
- ▶ *Chiffres au-delà de 9*: A = 10, B = 11, ..., F = 15, ...
- ▶ *Valeur de  $x$  en base  $b$* :  $x_b = x_{n-1} \cdot b^{n-1} + \dots + x_1 \cdot b^1 + x_0 \cdot b^0$
- ▶ *Exemple*:  $8B5_{16} = 8 \cdot 16^2 + 11 \cdot 16^1 + 5 \cdot 16^0$
- ▶ Les zéros tout à gauche ne changent rien:  $(0 \dots 0x)_b = x_b$

## Conversions

- ▶  $b$  à 10:  $x_0 + b \cdot (x_1 + b \cdot (x_2 + b \cdot (\dots + b \cdot x_{n-1})))$
- ▶ 10 à  $b$ : diviser à répétition par  $b$  et concaténer les restes de droite à gauche, par ex.  $6_2 = 110$ :  
 $6 \div 2 = 3$  reste 0,  $3 \div 2 = 1$  reste 1,  $1 \div 2 = 0$  reste 1
- ▶  $b$  à  $b^m$ : remplacer chaque bloc de taille  $m$  par sa valeur en base  $b^m$ , par ex. si  $b^m = 2^3$ :  $10110 \rightarrow 26$
- ▶  $b^m$  à  $b$ : éclater chaque symbole vers sa représentation de taille  $m$  en base  $b$ , par ex. si  $b^m = 2^3$ :  $73 \rightarrow 111011$

## Addition

- ▶ Comme en base 10: additionner chiffre à chiffre en base  $b$  et propager une retenue vers la gauche

## Fractions

- ▶ *Exemple*:  $(11,01)_2 = 1 \cdot 2^1 + 1 \cdot 2^0 + 0 \cdot 2^{-1} + 1 \cdot 2^{-2} = 3,25$
- ▶ *Chiffres non significatifs*:  $(0 \dots 0x,y0 \dots 0)_b = (x,y)_b$

# 2. Architecture des ordinateurs

## Architecture et organisation

- ▶ *Architecture*: spécification des services des composants
- ▶ *Organisation*: description physique des composants

## Architecture de von Neumann

- ▶ *Mémoire principale*: stocke les programmes et leurs données
- ▶ *Processeur*: unité centrale de traitement de l'ordinateur
- ▶ *Unités d'entrée/sortie*: contrôlent les périphériques
- ▶ *Bus*: systèmes de communication entre les composants

## Mémoire principale

- ▶ Suite de cellules d'octets identifiées par des *adresses* uniques
- ▶ Une adresse peut référer à: 1 octet (8 bits), 2 octets (*demi-mot*), 4 octets (*mot*), 8 octets (*double mot*)
- ▶ Quantité de mémoire utilisable limitée par taille des adresses

- ▶ *Big-endian*:  $[00, 58, 40, 0F]$  vaut  $0058400F$   
*Little-endian*:  $[00, 58, 40, 0F]$  vaut  $0F405800$
- ▶ *Alignement*: adresser  $2^k$  octets à une adresse qui n'est pas un multiple de  $2^k$  — parfois: *interdit*, souvent: *ralentit l'accès*

## Processeur

- ▶ *Jeu d'instructions* élémentaires, par ex:  $\overbrace{\text{add}}^{\text{code d'opér.}} \overbrace{x10, x11, x12}^{\text{opérandes}}$
- ▶ *Registres*: cellules de mémoire interne, très rapide d'accès
- ▶ *Code machine*: traduction des instructions en suite de bits
- ▶ *Compteur d'instruction*: pointe vers prochaine instruction
- ▶ *Unité de contrôle*: coordonne l'exécution des instructions
- ▶ *Unité arithmétique et logique*: calculs sur  $\mathbb{Z}$  et chaînes de bits
- ▶ *Pipeline*: parallélisation des étapes d'exécution
- ▶ *RISC*: instructions simples, taille fixe, mémoire-ou-autre

# 3. Programmation en langage d'assemblage: ARMv8

## Registres

- ▶ *Registres*:  $x_0-x_{30}$  (64 bits) ou  $w_0-w_{30}$  (sous-registres 32 bits)
- ▶ *Usage libre*:  $x_0-x_7$  (arguments) et  $x_{19}-x_{28}$  (sauveg. par l'appelé)
- ▶ *Usage semi-libre*:  $x_9-x_{15}$  (sauvegardés par l'appelant)

## Organisation du code

- ▶ *Ligne*: **étiquette**: opcode operandes // **Commentaire**
- ▶ *Étiquette*: nom symbolique d'une ligne de code
- ▶ *Exemple*: **impair**:

```
mov    x20, 3           // tmp = 3
mul    x20, x20, x19    // tmp = tmp * n
add    x19, x20, 1      // n = tmp + 1
```

## Quelques instructions

<b>mov</b> xd, v	$x_d \leftarrow v$	où $v$ est regis. ou const.
<b>add</b> xd, xn, v	$x_d \leftarrow x_n + v$	où $v$ est regis. ou const.
<b>mul</b> xd, xn, xm	$x_d \leftarrow x_n \cdot x_m$	
<b>udiv</b> xd, xn, xm	$x_d \leftarrow x_n \div x_m$	

## Données statiques

- ▶ *Adresse divisible par  $k$* : **.align** k
- ▶ *Alloue  $k$  octets consécutifs*: **.skip** k
- ▶ *1, 2, 4, 8 octets*: **.byte** v, **.hword** v, **.word** v, **.xword** v
- ▶ *Chaîne de car.*: **.ascii** s

## Segments de données

- ▶ *Instructions*: **.section** ".text"
- ▶ *Données en lecture seule*: **.section** ".rodata"
- ▶ *Données initialisées*: **.section** ".data"
- ▶ *Données non-initialisées*: **.section** ".bss"

## Entrée/sortie (de haut niveau via C)

- ▶ *Affichage*: **printf**( $\&\text{format}$ ,  $\text{val}_1$ ,  $\text{val}_2$ , ...)
- ▶ *Lecture*: **scanf**( $\&\text{format}$ ,  $\&\text{var}_1$ ,  $\&\text{var}_2$ , ...)
- ▶ *Format nombres*: int32 (%d), uint32 (%u), uint32-hex (%X), 64 bits via préfixe l, par ex. int64 (%ld)

## 4. Nombres entiers

### Représentation des entiers signés

► Compl. à 2:  $\text{val}(x_{n-1} \dots x_1 x_0) = -x_{n-1} \cdot 2^{n-1} + \sum_{i=0}^{n-2} x_i \cdot 2^i$

bits	000	001	010	011	100	101	110	111
valeur	0	1	2	3	-4	-3	-2	-1

- Représentables sur  $n$  bits:  $[-2^{n-1}, 2^{n-1} - 1]$
- Bit de signe: négatif ssi bit de gauche = 1
- Ajout de bits: répéter bit de signe à gauche:  $101 \rightarrow 1 \dots 101$
- Changement de signe:  $010 \xrightarrow{\text{complément}} 101 \xrightarrow{+1} 110$

### Opérations arithmétiques

- Addition: comme les entiers non signés
- Soustraction: addition/changement de signe:  $a - b = a + (-b)$
- Report: lors d'une retenue sur la somme des bits de poids fort
- Débordement: lorsque le résultat ne peut pas être représenté

► Multiplication et division non signées: comme en base 10:

$$\begin{array}{r} \times \quad 101 \quad (5) \\ \quad 11 \quad (3) \\ \hline \quad 101 \\ + 101 \\ \hline 1111 \quad (15) \end{array} \qquad \begin{array}{r} 10011 \quad | \quad 11 \\ - \quad 11 \\ \hline \quad 111 \\ - \quad 11 \\ \hline \quad \quad 1 \end{array}$$

- Mult. signée: étendre opérandes à  $2n$  bits et garder  $2n$  bits faibles du résultat (s'implémente sans extension explicite)
- Division signée: calculer  $|a| \div |b|$  et ajuster signe

### Codes de condition

- Codes: N (négatif), Z (zéro), C (report), V (débordement)
- Codes modifiés par: **cmp**, **adds**, **subs**, **negs**, **adcs**, **sbcs**
- Comparaison: codes mis à jour via soustraction bidon
- Accès aux codes: avec **b.condition** etiq
- Accès au report: «**adc** rd, rn, rm»  $\equiv r_d \leftarrow r_n + r_m + C$

## 5. Accès aux données

### Adresses

- Numérique: entier non négatif, souvent en hexadécimal
- Symbolique: chaîne représentant une adresse à déterminer

### Modes d'adressage

- Mode: méthode pour récupérer la valeur d'un opérande
- Récapitulatif des modes:

Nom	Valeur récupérée	Exemple
immédiat	$i \mapsto i$	<b>mov</b> x0, 42
direct	$a \mapsto \text{mem}[a]$	—
par registre	$n \mapsto \text{reg}[n]$	<b>mov</b> x0, x1
indirect	$a \mapsto \text{mem}[\text{mem}[a]]$	—
indirect par registre	$n \mapsto \text{mem}[\text{reg}[n]]$	<b>ldr</b> x0, [x1]
indir. par reg. indexé	$n, i \mapsto \text{mem}[\text{reg}[n] + i]$	<b>ldr</b> x0, [x1, i]
indir. par reg. indexé pré-incrémenté	$\text{reg}[n] \leftarrow \text{reg}[n] + i$ , suivi de $n, i \mapsto \text{mem}[\text{reg}[n]]$	<b>ldr</b> x0, [x1, i]!
indir. par reg. indexé post-incrémenté	$n, i \mapsto \text{mem}[\text{reg}[n]]$ , suivi de $\text{reg}[n] \leftarrow \text{reg}[n] + i$	<b>ldr</b> x0, [x1], i
relatif	$i \mapsto \text{mem}[\text{reg}[pc] + i]$	<b>ldr</b> x0, var

### Accès mémoire sur ARMv8

► Chargement et stockage:

# octets	chargement	stockage
1	<b>ldrb</b> wd, a	<b>strb</b> wd, a
2	<b>ldrh</b> wd, a	<b>strh</b> wd, a
4	<b>ldr</b> wd, a	<b>str</b> wd, a
8	<b>ldr</b> xd, a	<b>str</b> xd, a

► Autres instructions:

```
adr r, etiq // charge adr(etiq) dans reg. r
mov r, s // charge reg. s dans reg. r
mov r, i // charge valeur i dans reg. r
```

### Assemblage

- Assembleur: instructions  $\rightarrow$  code machine; la plupart des adresses symboliques  $\rightarrow$  adresses numériques
- Éditeur de liens: fichiers objets  $\rightarrow$  fichier exécutable; recalcule certaines adresses; adresses symboliques  $\rightarrow$  numériques

## 6. Tableaux

### Généralités

- Tableau: collection d'éléments identifiés par des indices
- Éléments: tous de même taille, contigus en mémoire
- Indice:  $d$ -uplet  $i$  où  $d \geq 1$  est la dimension
- Bornes:  $0 \leq i_j < n_j$  pour chaque dimension  $j$
- Taille:  $n_0 \cdot n_1 \dots n_{d-1}$  éléments
- Types: le type des éléments est implicite
- Exemples de tableau 1D et tableau 2D:

0	01010101	(0,0)	2
1	11110000	(0,1)	33
2	01101101	(1,0)	65535
3	11111111	(1,1)	73
4	11110101	(2,0)	9000
		(2,1)	255

$n_0 = 5$   
5 éléments

$n_0 = 3, n_1 = 2$   
6 éléments

### Calcul d'adresse

- Index: adresse relative à laquelle est stocké un élément
- Calcul: si  $a$  = adresse du tableau et  $k$  = nombre d'octets d'un élément, alors l'adresse d'un élément correspond à:

$$\begin{array}{l} a + \underbrace{i \cdot k}_{\text{index élém. } i \text{ (tableau 1D)}} \\ a + \underbrace{(i \cdot n_1 + j) \cdot k}_{\text{index élém. } (i, j) \text{ (tableau 2D)}} \end{array}$$

### Allocation/accès mémoire

► Tableau non initialisé:

```
.section ".bss"
.align 2
tab: .skip 3*2*2 // n0 * n1 * # octets
```

► Tableau initialisé:

```
.section ".data"
tab: .hword 2, 33, 65535, 73, 9000, 255 // six demi-mots
```


► Accès: avec **str** / **ldr** (ou variantes) + modes d'adressage



## 7. Circuits logiques


### Circuits

- « Blocs » de base constitués de portes logiques qui permettent d'implémenter l'ordinateur:




### Arithmétique

- *Demi-additionneur*: somme de deux bits
- *Additionneur complet*: somme de deux bits et d'une retenue
- *Addition*: somme sur  $n$  bits avec un demi-additionneur et une cascade de  $n - 1$  additionneurs complets




### Décodage

- *Décodeur*: sur entrée  $x$ , sortie:  $y_x = 1$  et  $y_j = 0$  pour  $j \neq x$
- *Multiplexeur*: sur entrée  $x$ , sélectionne le bit  $y_x$
- *Instructions*: décodables/exécutables à l'aide de tels circuits



### Mémoire

- *Circuits séquentiels*: peuvent mémoriser des bits
- *Verrou*: stocke un bit  $b$ , remise à 0 avec  $r$ , et mise à 1 avec  $s$



**Annexe:**

Sommaire de l'architecture ARMv8

## Registres.

- ▶ Chaque registre  $x_n$  possède 64 bits:  $b_{63}b_{62} \dots b_1b_0$
- ▶ Notation:  $x_n\langle i \rangle := b_i$ ,  $x_n\langle i, j \rangle := b_i b_{i-1} \dots b_j$ ,  $r_n$  réfère au registre  $x_n$  ou  $w_n$
- ▶ Chaque sous-registre  $w_n$  possède 32 bits et correspond à  $x_n\langle 31, 0 \rangle$
- ▶ Le compteur d'instruction pc n'est pas accessible
- ▶ Conventions:

Registres	Nom	Utilisation
$x_0 - x_7$	—	registres d'arguments et de retour de sous-programmes
$x_8$	xr	registre pour retourner l'adresse d'une structure
$x_9 - x_{15}$	—	registres temporaires sauvegardés par l'appelant
$x_{16} - x_{17}$	ip <sub>0</sub> - ip <sub>1</sub>	registres temporaires intra-procéduraux
$x_{18}$	pr	registre temporaire pouvant être réservé par le système
$x_{19} - x_{28}$	—	registres temporaires sauvegardés par l'appelé
$x_{29}$	fp	pointeur vers l'ancien sommet de pile ( <i>frame pointer</i> )
$x_{30}$	lr	registre d'adresse de retour ( <i>link register</i> )
$x_{31}$	sp	registre contenant la valeur 0, ou pointeur de pile ( <i>stack pointer</i> )

## Arithmétique (entiers).

- ▶ Les codes de condition sont modifiés par **cmp**, **adds**, **adcs**, **subs**, **sbc** et **negs**
- ▶ À cette différence près, **adds**, **adcs**, **subs**, **sbc** et **negs** se comportent respectivement comme **add**, **adc**, **sub**, **sbc** et **neg**
- ▶ Instructions, où  $i$  est une valeur immédiate de 12 bits et  $j$  est une valeur immédiate de 6 bits:

Code d'op.	Syntaxe	Effet	Exemple
<b>cmp</b>	<b>cmp</b> rd, rm	compare $r_d$ et $r_m$	<b>cmp</b> x19, x21
	<b>cmp</b> rd, i	compare $r_d$ et $i$	<b>cmp</b> x19, 42
	<b>cmp</b> rd, rm, decal j	compare $r_d$ et $r_m$ <i>decal j</i>	<b>cmp</b> x19, x21, <b>lsl</b> 1
<b>add</b>	<b>add</b> rd, rn, rm	$r_d \leftarrow r_n + r_m$	<b>add</b> x19, x20, x21
	<b>add</b> rd, rn, i	$r_d \leftarrow r_n + i$	<b>add</b> x19, x20, 42
	<b>add</b> rd, rn, rm, decal j	$r_d \leftarrow r_n + (r_m \text{ decal } j)$	<b>add</b> x19, x20, x21, <b>lsl</b> 1
<b>adc</b>	<b>adc</b> rd, rn, rm	$r_d \leftarrow r_n + r_m + C$	<b>adc</b> x19, x20, x21
<b>sub</b>	<b>sub</b> rd, rn, rm	$r_d \leftarrow r_n - r_m$	<b>sub</b> x19, x20, x21
	<b>sub</b> rd, rn, i	$r_d \leftarrow r_n - i$	<b>sub</b> x19, x20, 42
	<b>sub</b> rd, rn, rm, decal j	$r_d \leftarrow r_n - (r_m \text{ decal } j)$	<b>sub</b> x19, x20, x21, <b>lsl</b> 1
<b>sbc</b>	<b>sbc</b> rd, rn, rm	$r_d \leftarrow r_n - r_m - 1 + C$	<b>sbc</b> x19, x20, x21
<b>neg</b>	<b>neg</b> rd, rm	$r_d \leftarrow -r_m$	<b>neg</b> x19, x21
	<b>neg</b> rd, rm, decal j	$r_d \leftarrow -(r_m \text{ decal } j)$	<b>neg</b> x19, x21, <b>lsl</b> 1
<b>mul</b>	<b>mul</b> rd, rn, rm	$r_d \leftarrow r_n \cdot r_m$	<b>mul</b> x19, x20, x21
<b>udiv</b>	<b>udiv</b> rd, rn, rm	$r_d \leftarrow r_n \div r_m$ (non signé)	<b>udiv</b> x19, x20, x21
<b>sdiv</b>	<b>sdiv</b> rd, rn, rm	$r_d \leftarrow r_n \div r_m$ (signé)	<b>sdiv</b> x19, x20, x21
<b>madd</b>	<b>madd</b> rd, rn, rm, ra	$r_d \leftarrow r_a + (r_n \cdot r_m)$	<b>madd</b> x19, x20, x21, x22
<b>msub</b>	<b>msub</b> rd, rn, rm, ra	$r_d \leftarrow r_a - (r_n \cdot r_m)$	<b>msub</b> x19, x20, x21, x22

## Accès mémoire.

- **ldrsb**, **ldrsh** et **ldrsb** se comportent respectivement comme **ldr** (4 octets), **ldrh** et **ldrb** à l'exception du fait qu'ils effectuent un chargement dans  $x_d$  où les bits excédentaires sont le bit de signe de la donnée chargée, plutôt que des zéros
- Instructions, où  $a$  est une adresse et  $mem_b[a]$  réfère aux  $b$  octets à l'adresse  $a$  de la mémoire principale:

Code d'op.	Syntaxe	Effet	Exemple
<b>mov</b>	<b>mov</b> rd, rm	$r_d \leftarrow r_m$	<b>mov</b> x19, x21
	<b>mov</b> rd, i	$r_d \leftarrow i$	<b>mov</b> x19, 42
<b>ldr</b>	<b>ldr</b> xd, a	charge 8 octets: $x_d \langle 63, 0 \rangle \leftarrow mem_8[a]$	<b>ldr</b> x19, [x20]
	<b>ldr</b> wd, a	charge 4 octets: $x_d \langle 31, 0 \rangle \leftarrow mem_4[a]$ ; $x_d \langle 63, 32 \rangle \leftarrow 0$	<b>ldr</b> w19, [x20]
<b>ldrh</b>	<b>ldrh</b> wd, a	charge 2 octets: $x_d \langle 15, 0 \rangle \leftarrow mem_2[a]$ ; $x_d \langle 63, 16 \rangle \leftarrow 0$	<b>ldrh</b> w19, [x20]
<b>ldrb</b>	<b>ldrb</b> wd, a	charge 1 octet: $x_d \langle 7, 0 \rangle \leftarrow mem_1[a]$ ; $x_d \langle 63, 8 \rangle \leftarrow 0$	<b>ldrb</b> w19, [x20]
<b>str</b>	<b>str</b> xd, a	stocke 8 octets: $mem_8[a] \leftarrow x_d \langle 63, 0 \rangle$	<b>str</b> x19, [x20]
	<b>str</b> wd, a	stocke 4 octets: $mem_4[a] \leftarrow x_d \langle 31, 0 \rangle$	<b>str</b> w19, [x20]
<b>strh</b>	<b>strh</b> wd, a	stocke 2 octets: $mem_2[a] \leftarrow x_d \langle 15, 0 \rangle$	<b>str</b> w19, [x20]
<b>strb</b>	<b>strb</b> wd, a	stocke 1 octet: $mem_1[a] \leftarrow x_d \langle 7, 0 \rangle$	<b>strb</b> w19, [x20]
<b>ldp</b>	<b>ldp</b> xd, xn, a	charge 16 octets: $x_d \langle 63, 0 \rangle \leftarrow mem_8[a]$ , $x_n \langle 63, 0 \rangle \leftarrow mem_8[a+8]$	<b>ldp</b> x19, x20, [sp]
<b>stp</b>	<b>stp</b> xd, xn, a	stocke 16 octets: $mem_8[a] \leftarrow x_d \langle 63, 0 \rangle$ , $mem_8[a+8] \leftarrow x_n \langle 63, 0 \rangle$	<b>stp</b> x19, x20, [sp]

## Conditions de branchement.

- Codes de condition: N (négatif), Z (zéro), C (report), V (débordement)
- C indique aussi l'absence d'emprunt lors d'une soustraction
- Conditions de branchement:

Entiers non signés		
Code	Signification	Codes de condition
<b>eq</b>	=	Z
<b>ne</b>	≠	¬Z
<b>hs</b>	≥	C
<b>hi</b>	>	C ∧ ¬Z
<b>ls</b>	≤	¬C ∨ Z
<b>lo</b>	<	¬C

Entiers signés		
Code	Signification	Codes de condition
<b>eq</b>	=	Z
<b>ne</b>	≠	¬Z
<b>ge</b>	≥	N = V
<b>gt</b>	>	¬Z ∧ (N = V)
<b>le</b>	≤	Z ∨ (N ≠ V)
<b>lt</b>	<	N ≠ V
<b>vs</b>	débordement	V
<b>vc</b>	pas de débordement	¬V
<b>mi</b>	négatif	N
<b>pl</b>	non négatif	¬N

## Branchement.

- Instructions de branchement, où  $j$  est une valeur immédiate de 6 bits:

Code d'op.	Syntaxe	Effet	Exemple
<b>b.</b>	<b>b.cond</b> etiq	branche à <b>etiq</b> : si <i>cond</i>	<b>b.eq</b> main100
<b>b</b>	<b>b</b> etiq	branche à <b>etiq</b> :	<b>b</b> main100
<b>cbz</b>	<b>cbz</b> rd, etiq	branche à <b>etiq</b> : si $r_d = 0$	<b>cbz</b> x19 main100
<b>cbnz</b>	<b>cbnz</b> rd, etiq	branche à <b>etiq</b> : si $r_d \neq 0$	<b>cbnz</b> x19 main100
<b>tbz</b>	<b>tbz</b> rd, j, etiq	branche à <b>etiq</b> : si $r_d \langle j \rangle = 0$	<b>tbz</b> x19, 1, main100
<b>tbnz</b>	<b>tbnz</b> rd, j, etiq	branche à <b>etiq</b> : si $r_d \langle j \rangle \neq 0$	<b>tbnz</b> x19, 1, main100
<b>bl</b>	<b>bl</b> etiq	branche à <b>etiq</b> : et $x_{30} \leftarrow pc + 4$	<b>bl</b> printf
<b>blr</b>	<b>blr</b> xd	branche à $x_d$ et $x_{30} \leftarrow pc + 4$	<b>blr</b> x20
<b>br</b>	<b>br</b> xd	branche à $x_d$	<b>br</b> x20
<b>ret</b>	<b>ret</b>	branche à $x_{30}$ (retour de sous-prog.)	<b>ret</b>

## Adressage.

► Modes d'adressages, où  $k$  est une valeur immédiate de 7 bits:

Nom	Syntaxe	Adresse	Effet	Exemple
adresse d'une étiquette	<b>adr</b> xd, etiq	—	$x_d \leftarrow$ adresse de <b>etiq</b> :	<b>adr</b> x19, main100
indirect par registre	[xd]	$x_d$	—	[x20]
indirect par registre indexé	[xd, xn]	$x_d + x_n$	—	[x20, x21]
	[xd, k]	$x_d + k$	—	[x20, 1]
	[xd, xn, decal k]	$x_d + (x_n \text{ decal } k)$	—	[x20, x21, <b>lsl</b> 1]
ind. par reg. indexé pré-inc.	[xd, k]!	$x_d + k$	$x_d \leftarrow x_d + k$ avant calcul	[x20, 1]!
ind. par reg. indexé post-inc.	[xd], k	$x_d$	$x_d \leftarrow x_d + k$ après calcul	[x20], 1
relatif	etiq	adresse de etiq	—	main100

## Autres instructions.

Code d'op.	Syntaxe	Effet	Exemple
<b>csel</b>	<b>csel</b> rd, rn, rm, cond	si <b>cond</b> : $r_d \leftarrow r_n$ , sinon: $r_d \leftarrow r_m$	<b>csel</b> x19, x20, x21, <b>eq</b>

*Les manipulations de bits ne seront couvertes qu'après la relâche.*

## Logique et manipulation de bits.

- Les instructions **lsl**, **lsr**, **asr** et **ror** possèdent également une variante de 32 bits utilisant les registres  $w_d$ ,  $w_n$  et  $w_m$  (dans ce cas, les 32 bits de poids fort sont mis à 0)
- Instructions, où  $i$  est une valeur immédiate de 12 bits et  $j$  est une valeur immédiate de 6 bits:

Code d'op.	Syntaxe	Effet	Exemple
<b>mvn</b>	<b>mvn</b> rd, rn	$r_d \leftarrow \neg r_n$	<b>mvn</b> x19, x20
<b>and</b>	<b>and</b> rd, rn, rm	$r_d \leftarrow r_n \wedge r_m$	<b>and</b> x19, x20, x21
	<b>and</b> rd, rn, i	$r_d \leftarrow r_n \wedge i$	<b>and</b> x19, x20, 4
	<b>and</b> rd, rn, rm, decal j	$r_d \leftarrow r_n \wedge (r_m \text{ decal } j)$	<b>and</b> x19, x20, x21, <b>lsl</b> 1
<b>orr</b>	<b>orr</b> rd, rn, rm	$r_d \leftarrow r_n \vee r_m$	<b>orr</b> x19, x20, x21
	<b>orr</b> rd, rn, i	$r_d \leftarrow r_n \vee i$	<b>orr</b> x19, x20, 4
	<b>orr</b> rd, rn, rm, decal j	$r_d \leftarrow r_n \vee (r_m \text{ decal } j)$	<b>orr</b> x19, x20, x21, <b>lsl</b> 1
<b>eor</b>	<b>eor</b> rd, rn, rm	$r_d \leftarrow r_n \oplus r_m$	<b>eor</b> x19, x20, x21
	<b>eor</b> rd, rn, i	$r_d \leftarrow r_n \oplus i$	<b>eor</b> x19, x20, 4
	<b>eor</b> rd, rn, rm, decal j	$r_d \leftarrow r_n \oplus (r_m \text{ decal } j)$	<b>eor</b> x19, x20, x21, <b>lsl</b> 1
<b>bic</b>	<b>bic</b> rd, rn, rm	$r_d \leftarrow r_n \wedge \neg r_m$	<b>bic</b> x19, x20, x21
	<b>bic</b> rd, rn, i	$r_d \leftarrow r_n \wedge \neg i$	<b>bic</b> x19, x20, 4
	<b>bic</b> rd, rn, rm, decal j	$r_d \leftarrow r_n \wedge \neg (r_m \text{ decal } j)$	<b>bic</b> x19, x20, x21, <b>lsl</b> 1
<b>lsl</b>	<b>lsl</b> xd, xn, j	décalage de $j$ bits vers la gauche: $x_d(63, j) \leftarrow x_n(63 - j, 0)$ ; $x_d(j - 1, 0) \leftarrow 0$	<b>lsl</b> x19, x20, 1
<b>lsr</b>	<b>lsr</b> xd, xn, j	décalage de $j$ bits vers la droite: $x_d(63 - j, 0) \leftarrow x_n(63, j)$ ; $x_d(63, 64 - j) \leftarrow 0$	<b>lsr</b> x19, x20, 1
<b>asr</b>	<b>asr</b> xd, xn, j	décalage arithmétique de $j$ bits vers la droite: $x_d(63 - j, 0) \leftarrow x_n(63, j)$ ; $x_d(63, 64 - j) \leftarrow x_n(63)$	<b>asr</b> x19, x20, 1
<b>ror</b>	<b>ror</b> xd, xn, j	décalage circulaire de $j$ bits vers la droite: $x_d \leftarrow x_n(j - 1, 0) \ x_n(63, j)$	<b>ror</b> x19, xn, 1

## Données statiques.

Segments de données		Données	
<b>Pseudo-instruction</b>	<b>Contenu</b>	<b>.align</b> <i>k</i>	donnée suivante stockée à une adresse divisible par <i>k</i>
<b>.section ".text"</b>	instructions	<b>.skip</b> <i>k</i>	réserve <i>k</i> octets
<b>.section ".rodata"</b>	données en lecture seule	<b>.ascii</b> <i>s</i>	chaîne de caractères initialisée à <i>s</i>
<b>.section ".data"</b>	données initialisées	<b>.asciz</b> <i>s</i>	chaîne de caractères initialisée à <i>s</i> suivi du carac. nul
<b>.section ".bss"</b>	données non-initialisées	<b>.byte</b> <i>v</i>	octet initialisé à <i>v</i>
		<b>.hword</b> <i>v</i>	demi-mot initialisé à <i>v</i>
		<b>.word</b> <i>v</i>	mot initialisé à <i>v</i>
		<b>.xword</b> <i>v</i>	double mot initialisé à <i>v</i>
		<b>.single</b> <i>f</i>	nombre en virg. flottante simple précision initialisé à <i>f</i>
		<b>.double</b> <i>f</i>	nombre en virg. flottante double précision initialisé à <i>f</i>

## Entrées/sorties (haut niveau).

- Affichage: `printf(&format, val1, val2, ...)`
- Lecture: `scanf(&format, &var1, &var2, ...)`
- Spécificateurs de format:

Famille	Format	Type
Nombres sur 64 bits	%ld	entier décimal signé
	%lu	entier décimal non signé
	%lX	entier hexadécimal non signé
	%lf	nombre en virgule flottante
Nombres sur 32 bits	%d	entier décimal signé
	%u	entier décimal non signé
	%X	entier hexadécimal non signé
Nombres sur 16 bits	%f	nombre en virgule flottante
	%hd	entier décimal signé
	%hu	entier décimal non signé
Caractères	%hX	entier hexadécimal non signé
	%c	caractère (1 octet)
	%s	chaîne de caractères